2005-06-01から1ヶ月間の記事一覧

次世代車載LAN規格FlexRayに対応した評価用スタータキット http://www.designnewsjapan.com/news/200506/24auto_fujitsu050624.html 富士通は、車載LAN規格であるFlexRay対応の評価用スタータキット「MB2005-01」を開発した。自動車メーカーや電装メーカーは…

EDA●STARCのSoC設計フロー,米SynopsysのEDAでも消費電力が半減 米Synopsys, Inc.は,同社のインプリメンテーション設計用統合EDAシステム「Gal axyデザイン・プラットフォーム」が,半導体理工学研究センター(STARC)が提供する 「STARCAD-21 シノプシス…

小型・薄型化のためのSiP方式は「PoP」が有力に 小型化,薄型化を目的とするSiP(system on package)の方式では,パッケージの上にパッケージを積層する「PoP(package on package)」が有力となってきた。日本アイ・ビー・エム(IBM)と新潟精密とのPoPに…

●日立IT,大規模LSIの検証用ボード「LogicBench」を外販 日立インフォメーションテクノロジー(以下,日立IT)は,ルネサス テクノロジから大規模LSIの検証用ボード「LogicBench」のライセンスと製品の移管を受け,外販を始める。

→ http://techon.nikkeibp.co.jp/article/NEWS/20050623/106076/

●【DAC 2005】モスクワに開発の米Golden Gate,低消費電力向けEDA

EDA

米Golden Gate Technology Inc.は,先週Anaheimで開催の42nd Design Automation Conference(DAC 2005)で,LSIの低消費電力化に向けた二つのEDAツールを展示した。同社は2001年の設立で,開発拠点をロシアのモスクワに構えるユニークなEDAベンダーである。…

●「ポストCMOS」を狙うSFQ回路の開発が加速

2005年6月14日〜18日に京都で開催された「2005 Symposium on VLSI Technology」では,プレーナ型CMOSの延命技術や立体型FETの提案が数多くなされた。その一方で,ポストCMOS時代を見据えたデバイス開発も着々と進んでいる。2005年6月23日に東京・市ヶ谷で開…

●【DAC 2005】英CriticalBlueのコプロセサ合成ツール,ストリーム・データ処理が容易に

EDA

英CriticalBlue社は,Anaheimで行われた42nd Design Automation conference(DAC 2005)で,同社のコプロセサ合成ツール「Cascade」の最新版を展示した。Cascadeは,LSI向けのカスタム・プロセサ・ブロックを生成するという意味では,米Tensilica Inc.や米AR…

J01●トヨタ、半導体チップ生産戦略を明らかに トヨタ自動車は半導体チップを内製しているが、半導体メーカーとの共同開発はずっと続けていきたいという姿勢を見せた。自動車用半導体は昔は枯れた技術を使っていたが、今は先端のものを使うようになっている。…

ジャック・キルビー氏の偉業は永遠に http://techon.nikkeibp.co.jp/article/TOPCOL_LEAF/20050623/106071/ 1958年夏,その年に入社したばかりの若手エンジニアの一日が,半導体業界にとって後に歴史的な革新をもたらすとは,だれもが予測し得なかったことで…

マイコン技術者のすすめ

http://www.kumikomi.net/article/column/0001mpi/029.html (真実かどうかはともかく)マスコミ報道などによると,IT(information technology)産業が既成の産業をのみ込まんとする今日このごろ.そのITを支えているはずのハードウェア産業は成熟化が進み…

●実装面積を4割削減,シャープがデジタル・カメラ用SiPを発売 http://techon.nikkeibp.co.jp/article/NEWS/20050620/105967/

●【DAC 2005】「RTLの設計資産を有効活用」,RTL→SystemCツール

EDA

SystemCでLSI設計する機会が増えているとは言え,チップ全体をSystemCで設計するケースはあまりない。大抵の場合,過去にHDLで設計したブロックを混載するからである。こうしたチップの検証で欲しくなるのが,RTL(resister transfer level)のHDLコードから…

●【DAC 2005】順序回路向けフォーマル・ベリファイア米Calyptoが発表

EDA

米Calypto Design Systems, Inc.は,米国アナハイムで開催中の42nd Design Automation Conference(DAC 2005)で,順序回路の等価性チェック向けフォーマル・ベリファイア「SLEC」および,SLECと米Mentor Graphics Corp.のC++入力の動作合成ツール「Catapult…

●【DAC 2005】これがNECのC言語ベースSoC開発環境の「実物」を見た

EDA

EDA関連で最大のイベント「42nd Design Automation Conference(DAC2005)」の会場である米国カリフォルニア州アナハイム市のAnaheim Convention Centerにほど近いHilton Hotel。このホテルの一室を覗くと,ひっそりと,しかし自信満々な態度で,顧客に技術…

●欧州の自動車業界、VHDL-AMSの普及を呼びかける http://email.ednjapan.com/cgi-bin16/DM/y/ewAD0Rehph0cqZ0ELpa0Aw

●【DAC 2005】STがUMLからSystemCを自動生成するEDAシステムを試作

EDA

伊仏合弁ST Microelectronicsは,LSIのUML(Unified Modeling Language)記述からSystemCコードを自動生成するEDAシステムを構築したと,「UML for SoC Design Workshop 2005」で発表した。同ワークショップは,EDAの最大のイベントであるDesign Automation …

●【DAC 2005】富士通などがSoC向けUMLの拡張仕様を提案

EDA

検証の次は設計へ。モデリング記述言語であるUML(unified modeling language)をSoC(system on a chip)のハードウエア設計に利用しようとする動きが盛んになってきた。 → http://techon.nikkeibp.co.jp/article/NEWS/20050613/105713/

●「世界半導体市場は2008年には3000億米ドルを超える」,米SIAが予測

米Semiconductor Industry Association (SIA)は,春の半導体市場予測を発表した。WSTSや米Gartner, Inc. Dataquest部門と同様に,SIAも2005年通年の世界半導体売上高の前回予測を上方修正した数字を出した。すなわち2004年秋季には,±0%としていたが,今回…

●STARCのSoC設計フロー,米CadenceのEDAで消費電力が半減 米Cadence Design Systems, Inc.は,半導体理工学研究センター(STARC)がCadenceのEDAツールをベースにして構築した設計フロー「STARCAD-21 Cadence Flow Version 2.0」において,消費電力を50%削減したと発表した。

EDA

→ http://techon.nikkeibp.co.jp/article/NEWS/20050612/105693/

●パナソニック コミュニケーションズがMentorのC言語入力の動作合成

EDA

米Mentor Graphics Corp.は,パナソニック コミュニケーションズが,MentorのC言語入力の動作合成ツール「Catapult C Synthesis」を選択したと発表した。パナソニック コミュニケーションズは,ネットワーク端末向けのLSI設計で同ツールを適用する。 → http:…

●PowerPCのRTLモデルとSystemCモデル,米Synopsysが提供開始 米Synopsysと米IBM Corp.は,IBMのプロセサ・コア「PowerPC 405」と「同440」のRTLモデルをSynopsysのIPコア群「DesignWare」として提供することになったと発表した。また,両コアのSystemCモデルも提供する。SystemCモデルは,Synopsysのシステム・レベル設計・検証環境「System Studio」での利用を想定した作りになっている。

EDA

→ http://techon.nikkeibp.co.jp/article/NEWS/20050612/105692/