SystemCでLSI設計する機会が増えているとは言え，チップ全体をSystemCで設計するケースはあまりない。大抵の場合，過去にHDLで設計したブロックを混載するからである。こうしたチップの検証で欲しくなるのが，RTL（resister transfer level）のHDLコードから…

米Calypto Design Systems, Inc.は，米国アナハイムで開催中の42nd Design Automation Conference（DAC 2005）で，順序回路の等価性チェック向けフォーマル・ベリファイア「SLEC」および，SLECと米Mentor Graphics Corp.のC++入力の動作合成ツール「Catapult…