2005-06-13 ●STARCのSoC設計フロー,米CadenceのEDAで消費電力が半減 米Cadence Design Systems, Inc.は,半導体理工学研究センター(STARC)がCadenceのEDAツールをベースにして構築した設計フロー「STARCAD-21 Cadence Flow Version 2.0」において,消費電力を50%削減したと発表した。 EDA → http://techon.nikkeibp.co.jp/article/NEWS/20050612/105693/