日本TI、1GHzコア3個を1チップ化したマルチコアDSPを発表

日本テキサス・インスツルメンツ（日本TI）は10月15日、65nmプロセスを採用し1GHz動作の「C64x+」コア3個を1チップ化した高性能マルチコアDSP「TMS320C6474」を発表した。従来比で約2/3の消費電力、約1/3のシステムコスト、基板実装面積の低減を実現。1つのDSPコア当たり32KバイトのL1プログラムメモリ/L1データメモリや容量の設定可能な合計3MバイトのL2メモリ、データレート667MHzの高速DDR2メモリインターフェースなども搭載している。パッケージは23mm角の561ピンBGA。価格は100個受注時で261ドル。販売開始は2008年第4四半期の予定。詳細は http://www.tij.co.jp