■

【EDA】Synopsys、スタティックタイミング解析ツールの新製品などを発表
米Synopsysは7月24日、スタティックタイミング解析ツール「PrimeTime VX」とRC抽出ツール「Star-RCXT VX」を発表した。スタティスティカル・タイミング解析機能を搭載し、過剰な設計マージンの回避や設計結果の信頼性向上、パラメトリックイールドの向上を実現した。Star-RCXT VXは、65nm以降のデザインにおいて、より正確なタイミング解析を実現する。適用結果の一例では、同社の回路シミュレータ「HSPICE」と比較して誤差5％以内の精度を実現し、ランタイムも300万インスタンス相当のデザインを一晩で完了するという。

【EDA】Synopsys、65nm以降対応の歩留り解析ツールを発表
米Synopsysは7月24日、65nm以降のプロセスに対応した歩留り解析ツール「Prime Yield」を発表した。これにより設計者は、自社のDesign for Manufacturing（DFM）に基づいてデザインパターンを予測・修正することが可能で、製造に影響のある設計上の問題点を未然に防ぐことができる。また、同ツールのLCC（Lithography Compliance Checking）モジュールは、同社の配置配線ソリューション「IC Compiler」と連携しており、チップデザインで発生する露光関連の問題点を自動修正することが可能という。併せて、東芝が標準レイアウト設計フローに同ツールを採用すると発表した。
詳細は http://www.synopsys.com

【EDA】ARM、仮想プロトタイプ生成ツールを発表
英ARMは7月25日、仮想プロトタイプ生成ツール「ARM RealView System Generator」を発表した。ハードウェアベースのセキュリティ技術「TrustZone」やJava高速処理技術「Jazelle」のサポートを含む、ARM IPの認定された高速モデルを搭載し、リアルタイムなインタラクションを可能にする速度を備えた命令精度の仮想プロトタイプを迅速に生成する。9月より出荷を開始する予定。詳細は http://www.arm.com