アナログはどこまで微細化していけるのか？

http://techon.nikkeibp.co.jp/article/TOPCOL/20061106/123147/
　消費電力の制約が厳しい携帯電話機に向けたLSIでは，微細なCMOSプロセスでの利用を前提とした新世代のアナログ回路アーキテクチャが既に登場している。例えば米Texas Instruments社の無線回路アーキテクチャ「DRP（digital radio processor）」はこのコンセプトに沿ったものだ。TI社はDRPを使うことで，90nmのCMOSプロセスを使って，RFアナログ回路を包含する格好でGSMケータイ用チップや無線LAN/Bluetooth用チップを実現しており，さらに今後65nmプロセスも適用する方針だ。TI社は微細なCMOSプロセスの適用に対して自信を持つ。「65nmでも45nmでも，アナログを混載したSoCで突き進む。もちろん32nmだっていける。我々はそうした微細化を推し進めるためのアーキテクチャにしている」（TI社）。微細化すればするほど，特性を高められるとさえ言う。従来と逆張りの発想だ。今後低価格の携帯電話や無線LAN機器が登場していく中で，アナログ部とデジタル部をどこまでも1チップで実現させ，コスト面での他者に対する優位性を持ち続けることを狙っている。