大規模で複雑になる一方のSoC（system on a chip）の設計を救う，と言われて久しいESL（electronics system level）手法やツール。これまではEDAベンダーの喧伝が目立っていたが，いよいよ設計現場への本格的な普及を感じさせる講演会が2008年11月28日に東京…

米JEDA Technologies Inc.は，SystemCで記述したシステム・レベル・モデルの統合検証環境「JEDA Validation Tools Suite」を発売した。同社がこれまでに開発・提供してきた製品など，複数のツールからなる。 → http://techon.nikkeibp.co.jp/article/NEWS/20…

トヨタテクニカルディベロップメント（TTDC）は，国内EDAベンダーのジーダットと構築中の新たなアナログ・レイアウト設計システムについて発表した。TTDCはトヨタ自動車の100％出資で，トヨタの量産車開発の各種工程に携わるエンジニアリング会社である。 → …

http://www.semiconductorjapan.net/newsflash/semicon/081008_04.html

http://techon.nikkeibp.co.jp/article/NEWS/20081001/158958/?ref=ML

http://techon.nikkeibp.co.jp/article/NEWS/20080924/158395/

http://techon.nikkeibp.co.jp/article/NEWS/20080914/158006/?ref=ML

米Mentor Graphics Corp.と米Cadence Design Systems, Inc.は，SystemVerilog検 証手法の「Open Verification Methodology（OVM）」のversion 2.0がリリースされ たと発表した。OVMはMentorとCadenceが共同で策定した規格である。 → http://techon.nikkeibp.…

●「C言語で回路が設計できるといいよね」，コニカミノルタが動作合成導入で講演 http://techon.nikkeibp.co.jp/article/NEWS/20080910/157784/?ref=ML コニカミノルタビジネステクノロジーズは，米Mentor Graphics Corp.の動作合成 ツール「Catapult C Synth…

リコーは，米Mentor Graphics Corp.のフォーマル検証ツール「0-In Formal Verification」を導入し，使ってみた結果について講演した。この講演は9月5日に東京・品川で開催の「EDA Tech Forum 2008」で行われた。 → http://techon.nikkeibp.co.jp/article/NEW…

http://techon.nikkeibp.co.jp/article/NEWS/20080807/156197/?ref=ML

http://techon.nikkeibp.co.jp/article/NEWS/20080725/155382/?ref=ML

日本テキサスインスツルメンツは，同社を含む米Texas Instruments Incorporated の世界拠の設計拠点における，プロパティ・チェック型フォーマル・ベリファイアの 活用術について発表した。この発表は，日本ケイデンス・デザイン・システムズが都 内で7月17…

米Cadence Design Systems，Inc.は，動作合成システムの新製品「C-to-Silicon Compiler」を発表した。CadenceはC-to-Silicon Compilerの開発に際しては，ルネサス テクノロジや日立製作所といった顧客からのフィードバックを受けて，市場にある既存製品の課…

http://www.kumikomi.net/article/news/2008/07/15_02.html

コーウェアとエッチ・ディー・ラボは，SystemCとTLM（transaction level modeli ng）のトレーニング開発で手を組んだと発表した。このトレーニングでは，米CoWare , Inc.の「CoWare Model Designer」を利用する。 → http://techon.nikkeibp.co.jp/article/NE…

米CoWareは6月30日、英ARMの「ARM Cortex A8/R4」のサポートを行うと発表した。複数ベンダーのIPを用いたマルチコア設計向けに、CoWare Model LibraryのARMプロセッサモデルをさらに拡充する。アーキテクチャ設計の最適化や設計の早期段階でのプラットフォー…

コプロセサ合成ツール「Cascade」を持つ英CriticalBlueに，マルチプロセサ・コアのチップやソフトウェア開発に関して，45th Design Automation Conference（DAC 2008）で話を聞いた。同社はCascadeのマルチコア対応版や，Multicore Associatio n（MCA）にお…

SystemCの擁護普及団体の「The Open SystemC Initiative（OSCI）」は，デジタル向けのSystemCを，アナログやアナ-ディジ混在向けに拡張するための仕様「SystemC AMS Extensions」に関するホワイト・ペーパーを公開した。同時にOSCIは，「45th Design Automat…

LSI向けの自動配線ツールを手掛ける米国のベンチャ企業，Jspeed Design Automat ion, Inc.は，2008年6月に米国アナハイムで開催していたEDA関連のイベント「45th Design Automation Conference （DAC 2008）」において，同社の製品である「Jagua rRoute」を…

低消費電力化は，携帯型端末などに用いるチップだけでなく，多くのLSI設計で実 現する必要が出てきた。製造プロセスの微細化やLSIの高集積化に伴い，熱による回 路信頼性の低下や，冷却コストの増加などのさまざまな問題が起こってきたためであ る。 → http:…

の双方で話題 一般に，ゲート遅延と配線遅延の温度に対する変動の特性は異なるが，プロセスの 世代が進むにつれて，その差はますます大きくなっている。そのため，特に65nm世代 以降のプロセスにおいては，クロック・トリー合成（CTS）の際に一つのコーナー…

SoCの検証はチップの大規模化や複雑化に伴ってますます困難，かつ重要になって いる。この検証の困難さに対して，さまざまな手法や方法論が提案され，ツールが開 発されてきた。「検証の困難さ，重要さをLSI設計の外の世界ではどう捉えているか ？」を知って…

LSIのシステム・レベル設計言語として業界標準となったSystemC。ただし，スレッ ドを用いたモデル作成を基本としているため，記述抽象度を上げれば上げるほど，ス レッド・プログラミングでの古くからの問題に直面してくる。例えばLinux環境では 正常に動作…

LSI設計の入力が，従来のRTLからC++のようなシステム・レベルへと上がっている。ただし，システム・レベルでは仕様どおり動作するのに，RTLでは仕様と異なった振る舞いを示す場合が意外と多い。そのようなシステム・レベルとRTLの検証ギャップを埋める手法に…

三菱電機は，45th Design Automation Conference（DAC 2008）の米Mentor Graphics Corp.のブース内で講演し，Mentorの論理エミュレータ「Veloce」を三菱電機のSoC（system on a chip）とIPコア開発に適用した事例を紹介した。SoCの回路規模は130万ゲートで，…

米Forte Design Systems, Inc.は，SystemC入力の動作合成ツール「Cynthesizer」をversion 3.4にアップデートした。今回の更改の目玉は三つあるという。低電力化，インタフェース合成，ECO（engendering change order）対応である。 → http://techon.nikkeibp…

リコーは，4月24日/25日に開催の「SoC/SiPディベロッパーズ・コンファレンス2008」（主催：日経マイクロデバイス）で，同社における動作合成ツールの5年間の適用実績，および動作合成に対してよく聞かれる疑問に対する考えを示した。 → http://techon.nikkei…

http://techon.nikkeibp.co.jp/article/NEWS/20080418/150677/?ref=ML

http://techon.nikkeibp.co.jp/article/NEWS/20080417/150626/?ref=ML